# REGFILE TESTBENCH

## 1. Cơ chế hoạt động & Chiến lược Timing

- **Mô hình tham chiếu (Reference Model):** Sử dụng mảng m[0:31] để mô phỏng trạng thái lý tưởng của 32 thanh ghi. Hàm mrd(a) tự động trả về 0 nếu a == 0 (đối với $x0$).
- **Chiến lược kiểm tra 2 điểm trong 1 chu kỳ (task cyc):**
  - **Sườn xuống (negedge i_clk):** Đưa tín hiệu vào (rs1, rs2, rd, wd, wr).
  - **Pre-edge check (#1ns sau sườn xuống):** Kiểm tra ngay lập tức cổng đọc. Dữ liệu đọc ra lúc này **bắt buộc phải là giá trị cũ** của thanh ghi, chứng minh cổng đọc là bất đồng bộ và không bị ghi đè sớm.
  - **Sườn lên (posedge i_clk):** Cập nhật mô hình chuẩn m[rd] = wd (nếu wr = 1 và i_rstn = 1).
  - **Post-edge check (#1ns sau sườn lên):** Kiểm tra lại cổng đọc, xác nhận dữ liệu mới đã được **ghi thành công** đồng bộ vào thanh ghi.
- **Cơ chế kiểm tra Reset bất đồng bộ (task async_reset_check):** Hạ i_rstn = 0 ngay giữa chu kỳ (không chờ sườn clock) và quét kiểm tra toàn bộ 32 thanh ghi mỗi #0.1ns để khẳng định Reset tác động lập tức.

## 2. Chi tiết 8 giai đoạn kiểm thử (T1 đến T8)

- **T1 — Power-up Reset & Khóa ghi khi Reset:**
  - Giữ i_rstn = 0 trong 12ns đầu, cố tình thực hiện các lệnh ghi (wr = 1).
  - **Mục đích:** Xác nhận khi Reset đang tích cực (mức 0), mọi hành vi ghi vào thanh ghi đều bị vô hiệu hóa.
- **T2 — Ghi & Đọc toàn bộ 31 thanh ghi ($x1$ ... $x31$):**
  - Nạp lần lượt từng giá trị dữ liệu độc nhất 0xA0000000 | (i << 8) | i vào các thanh ghi từ $x1$ đến $x31$.
  - Đọc lại đồng thời trên cả 2 cổng rs1 và rs2 ($rs1 = i, rs2 = 31 - i$).
- **T3 — Kiểm tra thanh ghi cứng $x0$ (Hardwired Zero):**
  - Liên tục ghi các giá trị 0xDEADBEEF, 0xFFFFFFFF, 0x12345678 vào địa chỉ 5'd0.

- **Mục đích:** Đảm bảo mọi lệnh ghi vào $x0$ đều bị ngó lơ và đọc $x0$ luôn luôn trả về 32'h00000000.

- **T4 — Kiểm tra cờ Write Enable (i_rd_wren = 0):**
  - Cố tình đưa dữ liệu rác 0xBAD0BAD0 vào thanh ghi $x3, x4$ nhưng hạ wr = 0.
  - **Mục đích:** Đảm bảo thanh ghi giữ nguyên giá trị cũ, không bị ghi đè khi không được phép.
- **T5 — Xung đột Đọc trong lúc Ghi (Read-During-Write) & Đọc cùng địa chỉ:**
  - Đặt rs1, rs2 và rd trùng một địa chỉ (ví dụ: cùng trỏ vào $x7$).
  - Kiểm tra xem pre-edge có trả về giá trị cũ và post-edge có cập nhật ngay giá trị mới hay không.
- **T6 — Đọc quét bất đồng bộ (Combinational Sweep):**
  - Trong cùng 1 phase clock (khi clock đang ở mức thấp), giữ wr = 0 và đổi địa chỉ rs1, rs2 liên tục sau mỗi #0.05ns.
  - **Mục đích:** Khẳng định cổng đọc là mạch logic tổ hợp thuần túy (combinational logic), đổi địa chỉ là dữ liệu ra ngay lập tức mà không cần chờ xung clock.
- **T7 — Mid-Cycle Asynchronous Reset:**
  - Đang trong tiến trình ghi dữ liệu (wr = 1), đột ngột giật i_rstn = 0 giữa chu kỳ.
  - Kiểm tra toàn bộ 32 thanh ghi bị xóa sạch về 0 ngay lập tức, sau đó kéo i_rstn = 1 để đảm bảo mạch quay lại hoạt động bình thường.
- **T8 — Random Stress Test & Fuzzing (20,000 chu kỳ):**
  - Chạy 20,000 chu kỳ thử nghiệm dữ liệu, địa chỉ và cờ ghi ngẫu nhiên hoàn toàn.
  - Với tỉ lệ $1/500$, Testbench tự động chèn một cú Reset bất đồng bộ đột ngột để kiểm tra độ bền vững của thiết kế.